2026-10-12 · 来源：{'name': "Tom's Hardware", 'url': 'https://www.tomshardware.com/pc-components/cpus/amd-debuts-helion-reference-design-for-agentic-ai-servers-with-up-to-32-768-zen-6-venice-cores-rack-design-ships-next-year-in-cpu-only-and-all-in-one-configurations'}
在OCP全球峰会上,AMD推出面向智能体AI部署的机柜级参考设计Helion,基于下一代Zen 6架构服务器CPU Venice,提供纯CPU与一体化两种配置,明年开始出货。
AMD在Open Compute Project(OCP)全球峰会上抛出了一个引人注目的命题:一台可扩展至32,768个CPU核心的机柜。这家芯片厂商利用OCP全球峰会的舞台,正式发布了Helion——一个专为智能体AI部署而工程化设计的机柜级参考设计。
这一平台的基础构件是Venice,即AMD即将推出的Zen 6代服务器CPU。当前行业谈论AI机柜时,通常以加速器数量来计量,而Helion的核心指标却别出心裁地落在通用计算核心数量上——单机柜可高达数万核。AMD明确将这一设计点对准智能体工作负载:当成群的软件智能体并发运行时,会产生大量的编排与推理流量,这类负载对CPU密度的需求,可能远超以往对GPU数量的追逐。
按照计划,Helion将于明年开始出货。
客户将获得两种版本:纯CPU配置和一体化配置。这一划分让运营商可以在"纯粹堆叠处理器密集型计算"与"更完整的集成方案"之间做出选择——对于超大规模买家而言,这种灵活性至关重要,因为它决定了他们愿意围绕某个厂商参考设计标准化多少比例的智能体技术栈。
参考设计在整个产业链中承担着特定功能:它将机柜集成所需的工程工作——供电、散热、网络拓扑——压缩成一份OEM厂商可以直接产品化的蓝图,从而显著缩短从芯片发布到可部署集群之间的路径。对于被智能体AI浪潮推着走的云厂商和企业买家来说,这意味着更短的交付周期和更低的集成试错成本。
选择在OCP峰会上首发并非偶然。这个峰会正是机柜架构与OEM、ODM及超大规模厂商的数据中心工程师交汇之处,在这里亮相的设计,目标直指最终的大规模部署。32768核的上限——一个干净的2的幂——本身也是一种表态:在纯CPU配置下,Helion将高密度Venice计算定位为智能体AI的一种替代架构,而非加速器密集型机柜旁边的附属品。
从行业视角看,这一发布折射出智能体AI对算力结构的重塑。传统大模型训练以加速器为中心,而智能体应用的特点是海量并发、轻量推理、重编排调度,这正是通用CPU擅长的领域。如果Helion路线被市场验证,数据中心的建设逻辑可能出现分化:一部分机柜继续堆加速器,另一部分则转向超高密度通用计算,两者协同构成智能体时代的基础设施。
对AI算力买家而言,Helion的意义在于提供了新的采购坐标系。过去评估AI算力几乎默认以GPU为核心指标,而智能体工作负载的真实瓶颈可能落在CPU核心数、内存带宽与互联拓扑上。纯CPU配置的机柜在采购成本、功耗结构和供应链上都与加速器机柜截然不同,买家需要重新测算单位有效算力的总拥有成本。
在采购考量上,建议关注几个维度:一是配置选择,纯CPU方案适合以编排和轻推理为主的智能体集群,一体化方案则适合希望一站式落地完整技术栈的运营商;二是交付节奏,Helion明年才开始出货,现阶段有部署需求的买家应以现有平台承接,同时将Helion纳入明年的扩容规划;三是生态成熟度,参考设计从亮相到规模化交付通常需要OEM产品化周期,建议在采购合同中明确交付里程碑与散热、供电规格的兼容性要求;四是成本结构,CPU密集型机柜在单位功耗与单位成本上具备优势,但需结合自身智能体负载的实测吞吐来做决策,避免单纯按核心数比价。
【真实行情数据】该型号当前无在售挂价数据。
整体来看,AMD借Helion传递的信号清晰:智能体AI不必然等于加速器军备竞赛,通用计算核心的规模化密度,同样可以成为机柜级竞争的主轴。明年出货时,市场将用订单检验这一判断。FAQ:
A: 单机柜可扩展至32768个CPU核心,基于AMD下一代Zen 6架构服务器CPU Venice,将于明年开始出货。
A: 提供纯CPU配置和一体化配置两种版本;前者适合专注处理器密集型计算的运营商,后者适合希望完整集成智能体技术栈的超大规模买家。
主题标签: AMD · Helion · Zen 6 · Venice · Agentic AI · Data Center
萬安算交所 AIXX · 算力硬件实名会员制交易平台 · 进入货源大厅